可“长高”3D芯片:MIT开发无需硅晶圆基底的半导体制作法子

起源:DeepTech深科技(起源:MIT News)盘算机芯片的晶体管密度正逐渐濒临物理极限,传统方式已难以在芯片名义持续增添更多晶体管。因而,芯片制作商开端将眼光投向垂直叠加的全新偏向,而不再范围于立体扩大。这种方法相似于将平房改建成摩天年夜楼,经由过程将多个晶体管跟半导体元件层叠起来,打造多层芯片。这种计划能处置远超现有电子装备的数据量,支撑更多庞杂功效。但是,现在的一个要害挑衅在于芯片的构建平台。粗笨的硅晶圆还是制作高品质单晶半导体元件的重要基底,但在传统架构下,每层都须要厚厚的硅“地板”,这会明显下降功效性半导体层之间的通讯速率。对此,MIT 工程师开辟了一种无需硅晶圆基底的全新多层芯片制作技巧。这种方式在高温前提下实现,可能维护底层电路的完全性,并冲破传统硅基底带来的限度。现在,这项研讨结果已宣布在 Nature 上。研讨团队展现了一种高品质半导体资料直接重叠的多层芯片原型。这项技巧使工程师能够在恣意晶体名义上制作高机能的晶体管、存储器跟逻辑元件,完整解脱了传统硅晶圆基底的约束。不这些厚重的硅层,参半导体层之间的直接打仗变得愈加严密,从而明显晋升层间通讯跟团体盘算速率。研讨职员估计,这项技巧将在 AI 硬件范畴带来冲破,比方计划出重叠芯片,用于条记本电脑或可穿着装备,机能可与以后的超等盘算机媲美,同时领有媲美物理数据核心的数据存储才能。“这一冲破为半导体行业开拓了新的可能性,使芯片重叠技巧不再受传统限度。”研讨担任人、MIT 机器工程系副教学 Jeehwan Kim 表现,“这可能明显晋升 AI 盘算、逻辑运算跟存储装备的机能。”这项研讨由 MIT 团队主导,作者包含 Ki Seok Kim、Seunghwan Seo、Doyoon Lee、Jung-El Ryu、Jekyung Kim、Jun Min Suh、June-chul Shin、Min-Kyu Song、Jin Feng 跟 Sangho Lee。别的,另有三星高等研讨院、韩国成均馆年夜学及美国德克萨斯年夜学达拉斯分校的多位配合者参加。种子囊技巧2023 年,Kim 的团队发布开辟出一种在非晶名义上成长高品质半导体资料的方式,这些名义相似于实现芯片上半导体电路的多样化地形。这是一种被称为过渡金属二硫化物(TMDs)的二维资料,TMDs 被以为是制作更小型、高机能晶体管的硅潜伏替换资料。这类二维资料即便在单原子级其余小标准下也能坚持其半导体特征,而硅在这种标准下机能会急剧降落。在此前的研讨中,团队胜利在涂有非晶涂层的硅晶圆以及现有的 TMDs 名义上成长了 TMDs。为了让原子陈列成高品质的单晶情势,而不是随机的多晶无序构造,Kim 跟他的共事起首在硅晶圆上笼罩了一层十分薄的二氧化硅膜,作为“掩膜”,并在其上计划了渺小的启齿或“种子囊”。接着,他们将气态原子流引入这些掩膜,发明原子会堆积在这些启齿中构成“种子”。这些种子囊将原子限度在规矩的单晶图案中成长。但是,这种方式事先只能在约 900 摄氏度的低温下停止。“要在低于 400 摄氏度的前提下成长这种单晶资料,不然底层的电路会被完整损坏。”Kim 说道,“因而,咱们的义务是开辟一品种似的技巧,但温度要低于 400 摄氏度。假如能做到这一点,其影响将是宏大的。”垂直构建技巧冲破在最新的研讨中,Kim 团队胜利开辟出一种高温成长单晶二维资料的方式,为维护底层电路免受低温损坏供给了冲破性停顿。他们鉴戒了金属冶金学中的成核道理,这一方式简略而高效。冶金学家在模具边沿察看到的成核景象——因所需热量跟能量较少,液态金属在边沿处更易构成规矩的晶粒构造——为这一研讨供给了启示。“家喻户晓,边沿成核更为轻易。”Kim 说明道,“咱们将这一律念引入到下一代人工智能硬件的开辟中。”团队在已有晶体管电路的硅晶圆长进行了试验。他们起首笼罩了一层二氧化硅掩膜,在每个“种子囊”的边沿堆积 TMD 种子。成果发明,这些种子可能在最低 380 摄氏度的前提下胜利成长为单晶资料,而位于囊核心的种子则须要更高的温度才干实现单晶成长。这一冲破性结果使高温制作二维资料成为可能,同时防止了对底层电路的热伤害。进一步研讨中,团队应用该技巧制作了一个多层芯片,每层资料瓜代应用两种 TMD 资料:二硫化钼(实用于 n 型晶体管)跟二硒化钨(实用于 p 型晶体管)。p 型与 n 型晶体管是逻辑运算的基础构成局部。他们胜利地将两种资料直接重叠,无需旁边硅晶圆,从而将古代逻辑电路的基本单位——CMOS 的半导体元件密度晋升了一倍。“咱们的技巧不只能够实现 3D 逻辑芯片,还可能联合 3D 存储器。”Kim 表现,“经由过程这种单片 3D 成长方式,实践上能够在统一芯片上重叠数十乃至上百层逻辑跟存储层,并实现杰出的层间通讯机能。”论文第一作者 Ki搜索引擎优化k Kim 进一步夸大:“传统的 3D 芯片须要在硅晶圆之间打孔衔接,这种工艺极年夜限度了重叠层数、垂直对齐精度跟产量。而咱们的基于成长的技巧一次性处理了这些成绩。”为推进该技巧的贸易化利用,Kim 近期创建了一家名为 Future Semiconductor 2D materials 的公司,努力于可重叠芯片计划的工业化。“现在,咱们已在小型装备阵列中验证了这一律念。”Kim 弥补道,“接上去的目的是扩展范围,展现这一技巧在专业级 AI 芯片中的利用潜力。”这项研讨失掉了三星高等研讨院跟美国空军迷信研讨办公室的局部赞助。原文链接:https://news.mit.edu/2024/mit-engineers-grow-high-rise-3d-chips-1218   申明:新浪网独家稿件,未经受权制止转载。 -->
请尊重我们的辛苦付出,未经允许,请不要转载PG电子麻将胡了_PG电子娱乐的文章!

下一篇:没有了